

Prof. Dr.-Ing. Rolf Ernst
Prof. Dr. rer. nat. Manfred Schimmler

Klausur Technische Informatik II/III Herbst 1998

Name	
Vorname	
Matrikelnummer	

Bewertung Teil TI II

	Max. Punkte	Erreichte Punkte
Aufgabe 1	15	
Aufgabe 2	15	
Gesamtpunktzahl	30	

Bewertung Teil TI III

	Max. Punkte	Erreichte Punkte
Aufgabe 3	15	
Aufgabe 4	15	
Gesamtpunktzahl	30	

Gesamtpunktzahl aus TI II und TI III:	
Mündliche Nachprüfung:	
Note:	

Aufgabe 1

In Bild 1-1 ist eine Transistorschaltung dargestellt. Sie besteht aus einem Bipolar-Transistor in Emitterschaltung. Der Eingang wird über einen Serienwiderstand R_B angesteuert. Am Ausgang ist die Schaltung zusätzlich durch einen Kondensator C belastet. Die Bilder 1-2 und 1-3 zeigen die idealisierten Eingangs- und Ausgangskennlinien des Transistors.

Weitere Angaben: $R_B = 4,4 \text{ k}\Omega$, $R_C = 100 \text{ }\Omega$, $C = 1 \text{ nF}$ und $U_{CC} = 5 \text{ V}$.




Bild 1-1 Transistorschaltung




Bild 1-2 Eingangskennlinie

- Konstruieren Sie die Übertragungskennlinie $U_A = f(U_E)$ für einen Eingangsspannungsbereich von 0 V bis 5 V ohne Berücksichtigung der kapazitiven Last am Ausgang. Geben Sie zu dem Diagramm die ermittelten Wertepaare auch tabellarisch an.
- Ermitteln Sie den zeitlichen Verlauf der Ausgangsspannung $U_A(t)$ für die in Bild 1-4 angegebene Eingangsspannung $U_E(t)$. Der Kondensator C muß hierbei natürlich berücksichtigt werden.




Bild 1-3 Ausgangskennlinienfeld




Bild 1-4 Zeitlicher Verlauf der Eingangsspannung U_E

Aufgabe 2

Bild 2-1 zeigt eine Schaltung mit flankengesteuerten Flip-Flops. Die Kenndaten der Bausteine können der nachfolgenden Tabelle entnommen werden.

Tabelle 2-1

	74F00	74F02	74F106
t_{pdLH}	1,8 – 4,5 ns	3,0 - 5,5 ns	2,0 – 5,5 ns
t_{pdHL}	1,8 - 4,5 ns	2,5 - 5,0 ns	2,3 – 6,5 ns
t_{setup}			3,5 ns
t_{hold}			0,5 ns




Bild 2-1 Schaltung mit flankengesteuerten Flip-Flops

- Vervollständigen Sie die Signalverläufe im Bild 2-2. Nehmen Sie dabei eine einheitliche Verzögerungszeit der Gatter an ($t_{pd} \sim 0,1 t_{cycle}$). Der Takt-Skew sei zu vernachlässigen.
- Wie groß ist der maximale Skew $t_{skew,max}$, mit dem die Schaltung funktionstüchtig ist?
- Bestimmen Sie die maximale Taktfrequenz f_{max} , mit der die Schaltung für $t_{skew} \leq 1$ ns betrieben werden kann.
- Welche zusätzlichen Funktionen bieten JK-Flip-Flops gegenüber D-Flip-Flops? Könnte diese Schaltung ebenfalls mit D-Flip-Flops realisiert werden?




Bild 2-2 Signalverläufe